MAX+plus下载 MAX+plusv2.0.9全能版

MAX+plus II(可编程逻辑设计软件)是Altera公司上一代的PLD开发软件，为FPGA/CPLD开发提供了集成环境。

Altera是全球最大的可编程逻辑器件供应商之一。可以在Max Plus II上完成设计输入、组件适配、时序模拟和功能模拟、编程下载的全过程，提供了一个独立于结构的设计环境。

它使设计者能够输入设计、快速处理和方便地编程器件。欢迎有需要的朋友下载使用。

软件简介：

Max plusII是Altera公司推出的第三代PLD开发系统(Altera的第四代PLD开发系统叫做QuartusII，

主要用于设计新器件和大规模CPLD/FPGA)。使用MAX PLUSII的设计师不需要精通设备内部的复杂结构。设计师可以使用熟悉的设计工具(如原理图输入或硬件描述语言)来创建设计。

MAX PLUSII会自动将这些设计转换成最终所需的格式。它的设计速度非常快。对于一般几千门的电路设计，从设计输入到器件编程只需要几个小时，用户就得到设计好的逻辑电路。

设计过程通常在几分钟内完成。尤其是在原理图输入方面，Maxplus2是公认的最人性化的PLD开发软件，特别适合初学者。

软件特点：

1.开放接口

Max plus支持与Cadence、Exemplarlogic、Mentor Graphics、Synplicty、Viewlogic和其它公司所提供的电子设计自动化(电子设计自动化)工具接口。

2、与结构无关

组件是Max plusII系统的核心，支持FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Altera的经典可编程逻辑器件。

它提供了世界上唯一真正独立于结构的可编程逻辑设计环境。

3.完全集成

Max plus的设计输入、处理、验证功能全部集成在一个统一的开发环境中，可以加快动态调试，缩短开发周期。

4.丰富的设计库

max plusII提供了丰富的库单元供设计人员调用，包括74系列的所有器件、多种特殊逻辑功能(宏功能)和新的参数化Mage-Function。

5.模块化工具

设计师可以从各种设计输入、处理和比较选项中进行选择，以定制设计环境。

6.硬件描述语言

Max plus软件支持各种HDL设计输入选项，包括VHDL、Verilog HDL和Altera自己的硬件描述语言AHDL。

7. Open core features

Max plus软件具有开放核心的特点，允许设计人员添加自己认为有价值的宏功能。

功能介绍：

1.设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初， Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。

2.前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ASCI设计中，这一步骤称为第一次Sign-off）PLD设计中，有时跳过这一步。

3.设计编译。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。

4.优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果代替一些复杂的单元，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。

5.布局布线。在PLD设计中，3-5步可以用PLD厂家提供的开发软件（如Maxplus2）自动一次完成。

6.后仿真（时序仿真）需要利用在布局布线中获得的精确参数再次验证电路的时序。（ASCI设计中，这一步骤称为第二次Sign—off）。

7.生产。布线和后仿真完成之后，就可以开始ASCI或PLD芯片的投产

环境配置说明：

1. 运行'PCALTERA32BIT'目录下的'SETUP.EXE',

点击Install SoftwareMAX+PLUS II BASELINE Software安装软件。

Next按钮完成安装。

2. 第一次运行MAX+plus II时，会弹出一个'遵守协议'对话框，

用鼠标将内容下拉到最后， 选择“OK“。

3. 将安装盘目录下的******授权文件，复制到MAX+plus II的安装目录下（如'C:MAXPLUS2'目录）。

4. 再次启动MAX+plus II，选择菜单[Option]-[****** Setup]功能，

在弹出的对话框中，按'Browse'按钮，选择刚才复制的授权文件，

确认退出，退出MAX+plus II开发环境，再次运行MAX+plus II即可。

5. 打开控制面板，打开添加/删除硬件：